# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-294873

(43)Date of publication of application: 10.11.1995

(51)Int.CI.

G02F 1/133 G09G 3/36

(21)Application number: 06-086861

(71)Applicant :

MITSUBISHI ELECTRIC CORP

(22)Date of filing:

25.04.1994

(72)Inventor:

KAMINE SHIGEYUKI


OGATA TOMOHIRO KOUCHI KOJI SAKAI HIROHITO

#### (54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To provide a liquid crystal display device capable of preventing the malfunction of liquid crystal driving logic circuits while using conventional ready-made liquid crystal drivers.

CONSTITUTION: In the power source circuits of the liquid crystal display device, 6 potentials V0 to V5 for driving liquid crystal are supplied to drivers 17, 18 of CMOSs with power source wirings 14a to f. Impedance forming elements consisting of chip impedors 15a to f and resistors R6 to R11 are inserted in all of power source wirings 14a to f. Thus, generations of ringing voltages in power source wirings can be suppressed. Further, in an FFC having wirings of control signals such as a timing clock and wirings for supplying voltages from external power sources to an LCD module, a high voltage power source wiring and a current recovering wiring are separated physically from other timing clock wirings and these two power source wirings are allotted to plural wirings in the FCC.



#### **LEGAL STATUS**

[Date of request for examination]

08.10.1997

[Date of sending the examiner's decision of rejection]

02.11.1999

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

ejectionj

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# BEST AVAILABLE COPY

#### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

## 特開平7-294873

(43)公開日 平成7年(1995)11月10日

(51) Int.Cl.6

職別記号 520 FΙ

技術表示箇所

G 0 2 F 1/133

G 0 9 G 3/36

審査請求 未請求 請求項の数6 OL (全 13 頁)

(21)出願番号

(22)出顧日

特願平6-86861

平成6年(1994)4月25日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 加峯 茂行

神奈川県鎌倉市上町屋325番地 三菱電機

株式会社システム製作所内

(72)発明者 尾形 友博

神奈川県鎌倉市上町屋325番地 三菱電機

株式会社システム製作所内

(72)発明者 古内 浩二

神奈川県鎌倉市上町屋325番地 三菱電機

株式会社システム製作所内

(74)代理人 弁理士 吉田 研二 (外2名)


最終頁に続く

#### (54) 【発明の名称】 液晶表示装置

#### (57)【要約】

【目的】 従来の既製液晶ドライバを用いながら、液晶 駆動用の論理回路の誤動作を防止可能な液晶表示装置を 提供する。

【構成】 液晶表示装置の電源回路において、液晶を駆動するための6電位V0~V5は電源配線14a~fによってCMOSのドライパ17、18に供給されている。そしてこの電源配線14a~fの全てにチップインピーダ15a~fや抵抗R6~R11からなるインピーダンス形成素子が挿入されている。これにより、電源配線でのリンギング電圧の発生を抑制できる。また、LCDモジュール10にタイミングクロック等の制御信号や外部電源からの電圧を供給するための配線を有するFFCにおいて、高圧電源配線及び電流回収配線を、他のタイミングクロック配線から物理的に離し、またこの2つの電源配線をFFC内の複数の配線に割り付けた。



#### 【特許謝求の範囲】

【請求項1】 液晶を挟んで設けられた電極により、液晶を駆動して所定の表示を行う液晶表示装置において、液晶を駆動するための複数段階の電圧をスイッチ素子を介して前記電極にそれぞれ供給する複数の電源配線を有し、

前配電源配線のそれぞれにインピーダンス形成素子を挿 入したことを特徴とする液晶表示装置。

【簡求項2】 液晶を挟んで設けられた電極により、液晶を駆動して所定の表示を行う液晶表示装置において、前記液晶表示装置に、所定の信号及び外部電源からの所定の電圧を供給する複数の配線を有し、

前記配線のうち、液晶駆動用の高圧電源配線と、前記高圧電源配線と対をなす電流回収配線とを、他の配線から物理的に離したことを特徴する液晶表示装置。

【請求項3】 請求項1記载の液晶表示装置において、 前記液晶表示装置に、所定の信号及び外部電源からの所 定の電圧を供給する複数の配線を有し、

前記配線のうち、液晶駆動用の高圧電源配線と、前配高 いずれもま 圧電源配線と対をなす電流回収配線とを、他の配線から 20 様である。 物理的に離したことを特徴とする液晶表示装置。 【0000

【請求項4】 請求項1及び請求項2及び請求項3のいずれか1つに記载の液晶表示装置において、

基板にプリント形成された複数の配線であって、前記液 晶表示装置に、所定の信号及び外部電源からの所定の電 圧を供給する複数の配線を有し、

前記配線のうち、液晶駆動用の高圧電源配線と、前記高 圧電源配線と対をなす電流回収配線とを、前記基板の複 数本の配線に割り付けたことを特徴とする液晶表示装 價。

前記配線はフレキシブル基板にプリント形成されている ことを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マトリクス型液晶表示 装置に関し、特に液晶駆動電極に所定の電圧を供給する 電源回路の梢成に関する。

[0002]

【従来の技術】従来から、液晶表示装置においては、液晶を挟んで設けられた一対の駆動電極により液晶を駆動している。そして、この駆動電極には、液晶を駆動するための複数段階の電圧が、CMOS回路等で梢成されたスイッチ素子を介して供給されている。

【0003】以下に、液晶表示装置の電源回路の构成に 50 て、2つの電極に挟まれた部分の液晶は、この2つの電

ついて単純マトリクス型液晶表示装置を例にとって説明 する。

【0004】単純マトリクス型液晶表示装置では、液晶を挟んで設けられたコモン電極と、セグメント電極に所定の電圧を供給することによって、これらの電極の間に位置する液晶を駆動している。

【0005】図4は、単純マトリクス型液晶表示装置に おいて、そのモジュール10内に形成された電源回路の 一部を示している。

【0007】また、近年の小型、軽量、高密度実装の要求から、液晶壓動用の電源を液晶壓動電極(コモン電極、セグメント電極)に供給するための高圧電源配線は、この高圧電源配線と対を成す電流回収配線や他のタイミングクロック配線とともに、図7に示すようなフレキシブル基板にプリントされた配線ケーブル(FFC: Flexible Plat Cable )と呼ばれるインタフェースケーブルによって制御系、外部電源と接続されている。

【0008】図4の液晶表示装置では、外部電源から供 30 給される高圧電源VECと電源VCCの2電圧を、分圧抵抗 R1~R5によって分圧することにより、液晶図勁電圧 として所定の6電圧V0~V5を作成している。なお、 正電源タイプにおいては高圧正電源VEEとVSSから6電 圧が作り出される。

【0009】そして、これら6電圧V0~V5の内、V 0, V1, V4, V5はそれぞれ電源配線44a, 44 b, 44e, 44fによってコモンドライバ17に供給 されている。また、V0, V2, V3, V5はそれぞれ 電源配線44a, 44c, 44d, 44fによってセグ メントドライバ18へ供給されている。

【0010】一方、コモンドライバ17、セグメントドライバ18の最終出力段は、それぞれ図8のようなCMOSのスイッチング回路から模成されている。そして、このCMOSスイッチング回路は、それぞれ4つの出力段であるスイッチ素子(FET:電界効果型トランジスタ)Q85~88は、電源配線44a~fによってそれぞれ供給されている4電圧81~84の中から1電圧だけを、コモン電極及びセグメント電極に対して供給する。従って、2000年に対して供給する。従って、2000年に対して供給する。従って、2000年に対して供給する。従って、2000年に対して供給する。従って、2000年に対して供給する。従って、2000年に対して供給する。従って、2000年に対して供給する。従って、2000年に対して供給する。

極間の電位差に応じて駆動される。

[0011]

【発明が解決しようとする課題】このCMOSの出力段 Q85~88から出力される電圧81~84は、表示内 容及び液晶に直流が印加されることを防止するための交 流化のフラッグ符号(交流化信号)によって決定され る。この電圧を切り替える、すなわち論理回路によって 4つの出力段Q85~88のうちの3つのゲートを非選 択状態にし、1つのゲートを選択状態にする際に、CM OS出力段Q85~88のゲート/ドレイン間浮遊容量 10 への充電現象が生ずる。

【0012】しかしながら、1FETあたりのゲート電流はわずかなものであるが、図8のCMOS出力段Q8  $5\sim8$ 8は液晶表示装置の単純マトリクスを构成するコモン電粒ライン、セグメント電極ラインの各々に1組ずつ設けられるので、1装置あたりの全ゲート充電電流は VGA (480 画素×640 画素) 規格でも1ゲートの充電電流の1120×4倍となってしまう。

【0013】このゲート/ドレイン容量への充電は、数 10ナノ秒程度の過渡現象であり、よって周波致成分の 20 高い充電大電流が電源系の配線内、およびこの電流を外 部電源から供給する図7のFFC70に流れる。

【0014】ところが、FFC70の配線部を構成する 導体部分71、ならびにコモン電極側、セグメント電極 側の両基板内の配線は、有限の寄生インダクタンス成分 72を有しているため、周波数成分の高い過渡電流に対 しては図6に示すようなリンギング電流61が発生す ス

【0015】また、この電流変化に応じたリンギング電 圧62が発生する。このリンギング電圧62は、数10 ナノ秒程度の周期を有し、FFC70内の導体間容量73や、コモン電極側及びセグメント電極側の両基板内の配線間容量によって、管理回路系配線、すなわち論理回路系の電源配線や所定の信号が供給されるタイミングクロック配線にカップリングする。そして、このカップリングによって、図6に示すリンギングノイズ63が発生し、これにより管理回路の誤動作を招くこととなる。

【0016】従って、従来の液晶表示装置では、基板内の配線長が長くなる場合や、FFC70のケーブル長が長くなる場合に、このリンギングノイズ63が大きくなり、表示強作の不安定、表示品位の低下を招くという問題点があった。

【0017】この問題を解決する手段としては、例えば特開平1-215117号公報に示されているような构成が知られている。

【0018】これを図9を用いて説明する。この构成は、半草体回路装置の出力側に取り付けた出力回路(CMOS)に関するものである。そして、この装置内の信号が入力される初段インパータ93と、初段インパータ93の出力信号を受ける複数の最終段インパータ91,

92とを有している。複数の最終段インパータ91,92は並列に接続されており、更にこの最終段インパータ91,92の内の一方インパータ92のゲート側には、抵抗R94が挿入されている。

【0019】このように抵抗R94を一方のインパータ92に設けることにより、2組の出力段インパータ91、92のゲートに対する充電電流を、図10に示す2対のCMOSに対するゲート電流が同時に重なった状態から、図11に示すように時間的に分散させることができる。従って、インパータ92の出力電圧の伝数時間を大幅に長くすることなく、ゲート充電電流に起因したノイズの低減が可能になる。

【0020】そして、この常成を液晶表示装置のドライバへ適用したときには、先に述べたノイズに起因した表示助作の不安定や表示品位の低下を防止することができる。しかし、液晶表示装置の駆励用の築稅回路内部に上記のインパータ93、ならびに抵抗R94を作りこまなければならない。従って、既製の液晶ドライバを用いることができないという欠点を有する。

② 【0021】また、特開平4-121786号公報には、単純マトリクス型液晶表示装置の電源回路において、交流化(出力段CMOSの切り替え)時に発生するノイズがシステム全体に対して与える影響、すなわちノイズに起因した表示動作の不安定や表示品位の低下を最小限にする模成が示されている。

【0022】この梢成について、図12を用いて説明する。

【0023】コモン側ドライバ121と、セグメント側ドライバ122とを独立構成としている。そしてコモン30 側ドライバ121とセグメント側ドライバ122との共通電源から、それぞれのドライバまでの間の電圧供給回路に、ダイオードクリッパ123からなるノイズ遮断回路を設けることが示されている。

【0024】このような构成により、ノイズを低減でき、表示動作の不安定や表示品位の低下を最小限にすることができる。しかし、根本的にCMOSの出力段のゲート充電電流を抑制することは考慮されていないため、FFC内やコモン電極側、セグメント電極側の各々の基板内で論理回路系のバス等にカップリングが発生してしまう。従って、この构成によっても、カップリングによるリンギングノイズの発生、更に論理回路の誤動作防止はできない。

【0025】この発明は、上記のような問題点を解消するためになされたもので、従来の既顕液晶ドライバを用いながら、
治理回路の誤効作による表示効作の不安定や表示品位の低下を防止することを目的とする。

[0026]

【課題を解決するための手段】この発明に係る液晶表示 装置では、液晶を駆動するための複数段階の電圧をスイ 50 ッチ素子を介して電極に供給する複数の電源配線の全て

に、インピーダンス形成素子を挿入した。なお、このイ ンピーダンス形成素子は、チップインピーダ又は抵抗素 子の少なくともいずれか一方により構成されている。

【0027】また、所定の信号及び外部電源からの所定 の電圧を、液晶表示装置に供給するための複数の配線に おいて、この配線のうち、液晶駆動用の高圧電源配線 と、高圧電源配線と対をなす電流回収配線とを、他の配 線から物理的に離した。

【0028】更に、基板にプリント形成された複数の配 線であって、前記液晶表示装置に、所定の信号及び外部 10 電源からの所定の電圧を供給するための複数の配線を有 し、この配線のうち、液晶駆動用の高圧電源配線と、前 記高圧電源配線と対をなす電流回収配線とを、前記基板 の複数本の配線に割り付けたことを特徴とする。

【0029】また、上記配線は、フレキシブル基板にプ リント形成されていることを特徴とする。

#### [0030]

【作用】 請求項1に記載の発明は、図6に示す高い周波 数成分の電流変化(リンギング電流) 61に対して大き なインピーダンスを示すインピーダンス形成素子を、液 20 晶を駆動するための複数段階の電圧を電極に供給する複 数の電源配線の全てに挿入した。

【0031】これにより、電源配線の高周波に対する応 答速度を低下させ、スイッチ素子のゲート/ドレイン間 容量へ流れる瞬間的な充電大電流を制限することができ る。従って、電源配線でのリンギング電圧62の発生を 抑制でき、これに起因して発生する論理回路の誤動作、 すなわち表示動作の不安定や表示品位の低下を防止する ことが可能となる。

【0032】また、請求項2に記載の発明では、所定の 30 信号及び外部電源からの所定の電圧を液晶表示装置に供 給するための複数の配線、例えばフレキシブル基板にブ リント形成された配線において、電源電圧の変効(リン ギング電圧) の他の配線に対するカップリングが発生し 易いことに注目した。

【0033】そして、この配線のうち、液晶駆動用の高 圧電源配線と、高圧電源配線と対をなす電流回収配線と を、他の配線から物理的に関すこととした。

【0034】この液晶駆動用の高圧電源配線、ならびに この高圧電源ラインと対を成す電流回収配線には、液晶 40 ドライバ出力段のゲート/ドレイン間の容量を充電する ための高い周波数成分を有する充電電流(リンギング電 流)が流れる。従って、この2つの配線をタイミングク ロック等の配線から物理的に離すことによって、確実に 上記カップリングを減少させ、論理回路の誤動作、即ち 表示動作の不安定や表示品位の低下を防止することが可 能となる。

【0035】 顔求項4に記载の発明は、更に、基板にブ リント形成された配線において、前述の高い周波数成分 を有するリンギング電流が流れる高圧電源配線及びこの 50 ケーブル70内の中央部分に割り当てられ、さらこの2

高圧電源配線と対を成す電流回収配線とを、基板にプリ ントされた複数の配線に割り付けた。

【0036】これにより、1本当たりに流れるリンギン グ電流を減少させて、基板上の配線が有する寄生インダ クタンス成分によって発生するリンギング電圧を減少さ せることができる。従って、論理回路の誤動作、即ち表 示動作の不安定や表示品位の低下を防止することが可能

【0037】なお、以上説明した棉成は、単独でも目的 を達成することができるが、上記构成の内少なくとも二 つ以上を組み合わせて適用することにより、更に確実に 論理回路の誤動作、即ち表示動作の不安定や表示品位の 低下を防止することが可能である。

[0038]

#### 【実施例】

(実施例1)以下、この発明の一実施例を図を用いて説

【0039】図1は、本発明の実施例に係る液晶表示装 置の電源回路の一部を示している。 なお、図1及び以下 に示す図において、既に説明した図と同一部分には同一 符号を付して説明を省略する。

【0040】図において、高圧電源VEE及び電源VCC は、高圧電源配線11と、この高圧電源配線11と対を なす電流回収配線(電源VCC 配線)12とを介して、L CDモジュール10に供給されている。

【0041】そして、この高圧電源VEE配線11と電流 回収配線12との間には、高圧電源VEE及び電源VCC の 2電圧を分圧し、液晶45を駆動するための所定の6電 EV0~V5を作成するための分圧抵抗R1~R5が直 列接続されている。

【0042】そして、分圧抵抗R1~R5によって形成 される6電圧V0~V5の内、V0, V1, V4, V5 はそれぞれ電源配線14a, 14b, 14e, 14fに よってコモンドライバ17に供給され、V0、V2、V 3, V5はそれぞれ電源配線14a, 14c, 14d, 14 f によってセグメントドライバ18へ供給されてい る。

【0043】そして、各電源配線14a~fには、イン ピーダンス形成素子であるチップインピーダ15a~f 及び抵抗索子R6~R11が挿入されている。また、液 晶駆動用の電源を液晶駆動電極に供給するための高圧電 源配線12は、この高圧電源配線11と対を成す電流回 収配線12や他のタイミングクロック配線とともに、図 7に示すようなFFC等のインタフェースケーブル70 によって制御系、外部電源と接続されている。

【0044】インタフェースケーブル70内での配線の 割り当て(ピンアサイン)は、図5に示すようになって いる。即ち、高圧電源VEE配線53と、この高圧電源V EEと対をなす電源VCC配線(電流回収配線) 51とが、

つの配線の間には、接地電圧VSS配線52が割り当てられている。

【0045】以上のような構成とすることにより、本実施例では液晶ドライバ自身を変更することなく、電源配線の高周波電流に対する広答速度を低下させ、CMOSのスイッチ案子(出力段)のゲート/ドレイン間容量へ流れる瞬間的な充電大電流を制限することができる。従って、電源配線でのリンギング電圧の発生を抑制でき、これに起因して発生する論理回路の誤動作、すなわち表示動作の不安定や表示品位の低下を防止することが可能 10となる。

【0046】このような将造を有する本実施例の液晶表示装置の性能について、従来の装置の构成と比較して以下に具体的に示す。

【0047】従来の液晶表示装置としては、既に説明した図4に示す電源回路から成る単純マトリクス型液晶表示装置を用いた。

【0048】そして、この装置に表示制御装置(コンピュータ等)から出力される制御信号及び外部電源電圧を供給するための配線ケーブルとして、図5に示すような 20ピンアサインであって、全長250mmのFFC (藤倉電線製TW-VF型、1.25mmピッチ、15粒)を用いた。更に、電源VCC=3.3V、高圧電源VEE=20.8V、フレームレートは80Hzで駆動した。

【0049】 慰動の結果、高圧電源VEE配線53、ならびに電源VCC配線51には、図6に示すような高い周波数成分を有する図4の液晶ドライパ出力段17、18のゲート/ドレイン間容量への充電電流61が流れた。そして、配線の寄生インダクタンス成分の存在により、高圧電源VEE配線及び電源VCC配線の始点と終点との間に30は、リンギング電圧62が発生した。

【0050】更に、図5において高圧電源VEB配線53 と電源VCC配線51に挟まれた接地電圧VSS配線52に は、電源配線51,53とのカップリングによるリンギ ングノイズ63が発生していた。

【0051】一方、これらの配線51,52,53から物理的に違い位置にあるFLM(垂直同期パルス)配線54では、カップリングの影響を受けない。よって、論理回路を助作させるFLM配線54と接地電圧VSS配線52との電位差を観察すると、VSS配線52で発生して40いるリンギング電圧63と逆相のリンギング電圧64が発生した。

【0052】従って、FLM配線54に発生しているリンギング電圧64は、最大液高が2.8V、最大幅が50nsに達し、CMOS等から構成される液晶ドライバに必要なハイレベル入力電圧VCCの0.8(2.64)V、及びハイレベルバルス幅40nsを上回ってしまい、齢理回路の誤動作が発生して垂直同期の取れない状態になり正常な表示を行なうことができなかった。

【0053】これに対して、実施例1の液晶表示装置で 50

は、図1に示す電源回路から构成され、配線ケーブルとしては、図5に示すピンアサインで全長250mmのFFC ( 藤倉電線製TW-VF型、1.25mmピッチ、15極)を用いた。

8

【0054】また、VCC=3.3V、VEE=20.8 V、フレームレートは80Hzで駆励した。図1のチップインピーダ $15a\sim15$  fにはTDK製MMZ2012Y102Bを用い、抵抗案子R $6\sim$ R11の抵抗値は、 $3\Omega$ Xは $10\Omega$ のものを用いた。

10 【0055】更に、インピーダンス形成案子は、以下の4種類として液晶表示装置を作製し実験に供した。

(1) チップインピーダ $15a\sim15f$ のみ実装したもの。(2) 抵抗素子 $R6\sim R11$ (3 $\Omega$ ) のみを実装したもの。(3) チップインピーダ $15a\sim15f$ と抵抗素子 $R6\sim R11$ (3 $\Omega$ ) とを両方実装したもの。(4) チップインピーダ $15a\sim15f$ と抵抗素子 $R6\sim R11$ (10 $\Omega$ ) とを両方実装したもの。

【0056】駆動の結果は、図3に示すようになった。即ち、(1)~(4)の4種類の液晶表示装置は、ともにVEB配線53、ならびにVCC配線51に流れるゲート/ドレイン間容量の充電電流(IEE, ICC)31が、高い周波数成分の電流変化に対して大きなインピーダンスを示すインピーダンス形成素子の挿入により、図6の充電電流61に比べて明らかに低減された。

【0057】また、VEE及びVCC配線の始点と終点で測定したリンギング電圧32も減少している。

【0058】更に、これに伴って、FFCの導体間カップリングのために発生するVSS配線52のリンギングノイズ33も減少するため、FLM(垂直同期パルス)配線54とVSS配線52との電位差を観察したときのリンギング電圧34も非常に小さくなった。

【0059】 FLM配線 54に発生しているリンギング 電圧 34の最大値は、上配(1)の条件  $\{f$ ・ップインピーグのみ  $\}$  で 0. 25 V、(2)の条件  $\{f$  抵抗(3 Q)  $\}$  で 0. 25 V、(3)の条件  $\{f$  ・ップインピーグ 及び抵抗(30)  $\}$  で 0. 21 V、(4)の条件  $\{f$  ・ップインピーグ 及び抵抗(30)  $\}$  で 0. 21 V、(4) の条件  $\{f$  ・ップインピーグ 及び抵抗(100)  $\}$  で 0. 16 V となった。このように、いずれの条件においても、液晶ドライ パのローレベル入力電圧 VCCの 0. 2(0. 66) V を下回っているため、論理回路の誤跡作が確実に防止できる状態が維持されており、正常な表示を行なうことが可能となった。

【0060】(実施例2)次に、実施例1とは異なる构成について説明する。

【0061】本実施例では、液晶表示装置としては図4に示す電源回路を有する単純マトリクス型液晶表示装置を用いた。

【0062】そして、図4の液晶表示装置に、所定の制御信号や外部電源からの電圧を供給するための配線ケープルは、図2に示すようなピンアサインのFFCとし

zで駆動した。

た。

【0063】即ち、FFC上において液晶駆動用の高圧 電源VEE配線21と、高圧電源VEE配線21と対をなす 電流回収配線(電源VCC配線)22とを、無接続導体N C24によって他のタイミングクロック等の制御信号用 の配線23から物理的に離した。なお、液晶表示装置が 正電源駆動型の場合には、VEE配線とVSS配線とを、F FC上でタイミングクロック配線等と物理的に離す。

【0064】また、高圧電源VEE配線21及び電流回収 配線22を、FFCの複数の配線21a、21b及び2 10 施例2の効果が相乗されて得られる。 2a, 22bにそれぞれ割り付けた。

【0065】FFCとしては、全長250mmのFFC 極)を用いた。

[0066] ~ UCC=3. 3 V, VEE=20. 8 V、フレームレートは80Hzで駆動した。

【0067】駆動の結果、図3に示すように、VEE配線 21及びVCC配線22に流れるゲート/ドレイン間容量 充電電流31は、VEE配線21及びVCC配線22を各々 複数の配線21a, 21b及び22a, 22bに分割し 20 たことにより減少した。

【0068】従って、VEE配線21及びVCC配線22の 始点と終点で測定したリンギング電圧32も減少してい

【0069】また、FFC上で、VEE配線21及びVCC 配線22と、タイミングクロックライン23とを物理的 に離した构造とした。これにより、VSS配線25にFF Cの導体間カップリングによって発生するリンギングノ イズ33も減少し、FLM配線26とVSS配線25との 電位差を観察したときのリンギング電圧34も非常に小 30 さくなっていた。

【0070】FLM配線26に発生しているリンギング 弩圧34は、最大波高が0.30Vであり、液晶ドライ パのローレベル入力電圧VCCの0.2(0.66) Vを 下回っている。従って、論理回路の誤動作の防止を維持 でき正常な表示を行なうことができた。

【0071】なお、本実施例においては、FFC上にお いて高圧電源VEC配線21と、電流回収配線22とを、 他の配線23から物理的に離し、かつ、それぞれを複数 の分離と複数本への割り付けは必ずしも両方採用しなく ても、一方の樽成のみであってもリンギング電圧の低減 は可能である。

【0072】 (実施例3) 実施例1及び実施例2を更に 改良した例について以下に説明する。

【0073】本実施例においては、液晶表示装置として は、図1に示す電源回路を有する単純マトリクス型液晶 表示装置を用いた。

【0074】そして、この液晶表示装置と、表示制御装 置とは、図2に示すピンアサインのFFCで接続した。

FFCは、全長250mmのFFC (藤倉電線製TW-VF型、1.25mmピッチ、18板)を用い、VCC= 3. 3 V、VEE=20. 8 V、フレームレートは80H

10

【0075】図1のインピーダンス形成素子としては、 チップインピーダ15a~15f(TDK製MMZ20 12Y102B) と、抵抗素子R6~R11(3Ω)の 双方を電源配線14a~fに挿入した。

【0076】本実施例の构成によれば、実施例1及び実

【0077】即ち、実施例1の構成によって得られるリ ンギング電圧は、(1) 0. 25 V、(2) 0. 28 V. (3) 0. 21 V. (4) 0. 16 V T B S . E た、実施例2のリンギング電圧は0.30 Vである。

【0078】これに対して本実施例での駆勁結果におい ては、FLM配線26に発生するリンギング電圧34 は、最大波高が0.12 Vであり、他の実施例に比べて も極めて小さく、液晶ドライバのローレベル入力電圧 0.2 VCC(0.66V)を完全に下回っている。従 って、論理回路の誤動作は確実に防止でき、表示動作の 不安定や表示品位の低下を防止することが可能となる。

【0079】なお、実施例1及び実施例3においては、 インピーダンス形成素子としてチップインピーダと、抵 抗値が30、100の抵抗素子とを用いたが、これには 限らない。また抵抗素子の抵抗値は3Ω、10Ωには限 られず、例えば1Ω~15Ωの範囲であれば効果を有す る。

【0080】更に、実施例2及び実施例3においては、 FFCにおける高圧電源配線及びこれと対をなす電源回 収配線の割り付け数は2つには限らず、ピンアサイン上 の許容箆囲内の複数本であればよい。また、高圧電源配 線及び電源回収配線と他の配線とは、物理的に分離され ていれば、他の配線との分ほを行う無接続の配線は1本 に限らず、ピンアサイン上の許容笕囲内の複数本でよ 41

[0081]

【発明の効果】以上述べたように、請求項1配裁の発明 によれば、リンキングノイズに対して大きなインピーダ ンスを示すインピーダンス形成素子を、液晶を駆動する の配線(導体)に割り付けた構成とした。しかし、配線 40 ための複数段階の電位をスイッチ素子を介して前記電板 にそれぞれ供給する複数の電源配線の全てに挿入した。

> 【0082】これにより、電源系配線の高周波に対する 応答速度を低下させ、スイッチ素子のゲート/ドレイン 間容量へ流れる瞬間的な充電大電流を制限することがで きる。従って、電源配線でのリンギング電圧の発生を抑 制でき、これに起因して発生する論理回路の誤動作、す なわち表示動作の不安定や表示品位の低下を防止するこ とが可能となる。

【0083】また、請求項2に配载の発明は、液晶表示 50 装置に所定の信号及び外部電源からの所定の電圧を供給

するための複数の配線において、液晶駆動用の高圧電源 配線と、高圧電源配線と対をなす電流回収配線とを、他 の配線から物理的に離すこととした。

【0084】この液晶駆動用高圧電源配線、ならびにこ の高圧電源配線と対を成す電流回収配線には、液晶ドラ イパ出力段のゲート/ドレイン間の容量を充電するため のリンキング電流が流れる。従って、この2つの配線を タイミングクロック等の配線から物理的に離すことによ って、確実に上記カップリングを減少させ、論理回路の 誤跡作、即ち表示動作の不安定や表示品位の低下を防止 10 することが可能となる。

【0085】また、欝求項4に記载の発明は、更に、基 板にプリント形成された配線ケーブルにおいて、前述の 高い周波致成分を有するリンキング電流が流れる液晶圏 効用の高圧電源配線及びこの高圧電源配線と対を成す電 流回収配線とを、基板にプリントされた複数の配線に割 り付けた。

【0086】これにより、1本当たりに流れるリンキン グ電流を減少させて、基板上の配線が有するインダクタ ンス成分によって発生するリンギング電圧を減少させる 20 ことができる。従って、論理回路の誤動作、即ち表示動 作の不安定や表示品位の低下を防止することが可能であ る。

【0087】なお、以上説明した构成は単独でも目的を 達成することができるが、上記构成の内少なくとも二つ 以上を組み合わせて適用することにより、更に確実に論 理回路の誤動作、即ち表示動作の不安定や表示品位の低 下を防止することが可能である。

#### 【図面の簡単な説明】

【図11 置の電源回路を示す図である。

[図2] 本発明の実施例2及び実施例3のFFCのピ ンアサインを示す図である。

【図3】 本発明の実施例1、実施例2、実施例3のノ イズ発生状態を示す図である。

12

(BJ4) 本発明の実施例1及び従来の液晶表示装置の 電源回路を示す図である。

【図5】 液晶表示装置の配線ケーブルを示す図であ る。

【図6】 従来のノイズ発生状態を示す図である。

FFC内の寄生インダクタンス、寄生容量を 【図7】 示す図である。

コモンドライバ17及びセグメントドライバ 【図8】 18の回路構成を示す図である。

【図9】 従来の半導体回路装置の出力側に取り付けた CMOSの回路构成を示す図である。

【図10】 図9の半導体回路装置のゲート電流出力特 性を説明するための図である。

【図11】 図9の半導体回路装置の改良されたゲート 電流出力特性を示す図である。

【図12】 従来の単純マトリクス型液晶表示装置の電 源回路の构成を示す図である。

#### 【符号の説明】

14a~f 電源配線、15a~f チップインピー ダ、R6~R11 抵抗素子、17 コモンドライバ、


18 セグメントドライバ、21 高圧電源VEE配線、

22 電流回収配線、23 タイミングクロック配線、


24 無接続導体NC、25 VSS配線、26 FLM 配線、31 VEE配線及びVCC配線に流れるゲート/ド レイン間容量充電電流、32 VEE、VCC配線の始点と 終点で測定したリンギング電圧、33 リンギングノイ 本発明の実施例1及び実施例3の液晶表示装 30 ズ、34 FLM配線とVSS配線との電位差を観察した

、ときのリンギング徴圧。


[図2]



[図1]




[図3]




各ノイズの労生状態 (本実施例)


[図4]



【図5】





【図6】




谷ノイズの売生状態(従来)


[図7]













## 【図11】



【図12】



フロントページの続き

## (72)発明者 坂井 拓仁

神奈川県鎌倉市上町屋325番地 三菱電機 株式会社システム製作所内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
MAGE CUT OFF AT TOP, BOTTOM OR SIDES
M FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.